Caching and Attributes
A write access that hits the data cache will write data to the cache RAM. If the memory area is …
最近の記事
キャッシュの役割
Cortex-M7はハーバードキャッシュ（命令キャッシュとデータキャッシュ）を搭載しています。キャッシュのサイズはマイコンベンダーのオプションになっていて、命令キャッシュとデータキャッシュで各々4KB～64KBを選ぶことができます。
The role of cache
The Cortex-M7 has a Harvard cache (instruction and data caches). The size of the cache is optional for the microcontroller …
AXIマスターインタフェース
AXI（Advanced eXtensible Interface）プロトコルは、既にCortex-RやCortex-Aでは採用されており、高性能、高周波システム設計をサポートするプロトコルです。Cortex-Mシリーズでは、M7が初めて搭載しました。
AXI Master Interface
The Advanced eXtensible Interface (AXI) protocol, already adopted in Cortex-R and Cortex-A, supports high-performance, high-frequency system designs.In the Cortex-M series, …
バスアーキテクチャ
Cortex-M7のインターフェースには、AXIM、ITCM、DTCM、AHBP、EPPBの様々なバスインターフェースが存在します。そして、各メモリ領域に接続されるメモリの種類、用途によって最適化されています。
bus architecture
The Cortex-M7 has a variety of bus interfaces, including AXIM, ITCM, DTCM, AHBP, and EPPB. Each memory area is then …
実行パイプライン
FPU：単精度（SP：single precision）のために最適化されたパイプラインです。内部は物理的に、2つのパイプラインに分かれており、ひとつが加算等の単純演算パイプライン、もうひとつが乗算、除算等の演算パイプラインです。
execution pipeline
FPU: A pipeline optimized for single precision (SP).The interior is physically divided into two pipelines: one is a simple arithmetic …
最近の記事
組み込みシステムの基礎から応用まで「知る」「学ぶ」「動かす」をテーマとする半導体専門技術コンテンツ・メディア
最近の記事